棋棋乐棋牌游戏 - 棋棋乐棋牌游戏app下载安卓版V1.5.7

Allegro布(bu)局(ju)布(bu)线技巧(qiao)

time : 2021-02-01 15:14       作者:凡亿pcb

CadenceAllegro现在几乎成为高(gao)速板设计中实际上的工(gong)业标准,最(zui)新(xin)版本是(shi)2011年5月发布(bu)(bu)的Allegro16.5。和(he)它(ta)前端产品Capture的结合(he),可完成高(gao)速、高(gao)密(mi)度(du)、多层的复杂PCB设计布(bu)(bu)线工(gong)作。Allegro有着操作方便、接口友好、功能(neng)强大(比如仿真(zhen)方面(mian),信号完整(zheng)性仿真(zhen)、电源完整(zheng)性仿真(zhen)都(dou)能(neng)做。)、整(zheng)合(he)性好等诸多优(you)点,在做pcb高(gao)速板方面(mian)牢(lao)牢(lao)占(zhan)据着霸主(zhu)地位(wei),这(zhei)个(ge)世界上60%的电脑主(zhu)板40%的手(shou)机主(zhu)板可都(dou)是(shi)拿Allegro画的,广泛地用于(yu)通(tong)信领域(yu)和(he)PC行业,它(ta)被誉为是(shi)高(gao)端PCB工(gong)具中的流(liu)行者。
1、高(gao)频信号布线时要注意哪(na)些问题?
 
 
答:1.信号线(xian)(xian)的阻(zu)抗匹配;2.与其他信号线(xian)(xian)的空间隔离;3.对于数字(zi)高(gao)频信号,差(cha)分线(xian)(xian)效果会更好。
 
2、在(zai)布板时,如果线密,孔就可能要(yao)多,当然就会影(ying)响(xiang)板子的电气性能,请(qing)问怎样提高板子的电气性能?
 
答(da):对于低频信号,过孔不要紧,高频信号尽量减少过孔。如果线多(duo)可(ke)以(yi)考虑多(duo)层板。
 
3、是不是板子上(shang)加(jia)的去耦电容越(yue)多越(yue)好(hao)?
 
答:去(qu)耦(ou)电(dian)容(rong)需(xu)要在合(he)适的(de)(de)(de)位置加(jia)(jia)合(he)适的(de)(de)(de)值。例如(ru),在你的(de)(de)(de)模拟器件(jian)的(de)(de)(de)供电(dian)端口就进(jin)加(jia)(jia),并且需(xu)要用(yong)不(bu)同(tong)的(de)(de)(de)电(dian)容(rong)值去(qu)滤(lv)除不(bu)同(tong)频(pin)率的(de)(de)(de)杂散信号。
 
4、一(yi)个好的板子它的标准是(shi)什么(me)?
 
答(da):布局合(he)理、功率(lv)线功率(lv)冗余(yu)度(du)足够(gou)、高(gao)频阻抗阻抗、低(di)频走线简洁。
 
5、通孔(kong)和盲孔(kong)对信号的差(cha)异(yi)影响有多(duo)大(da)?应用的原则是什么(me)?
 
答:采用盲孔或埋孔是提(ti)高多层(ceng)板(ban)密度、减少(shao)层(ceng)数(shu)和板(ban)面尺寸的有效方法,并大大减少(shao)了(le)镀覆(fu)通孔的数(shu)量(liang)。但相(xiang)比(bi)较(jiao)而言,通孔在(zai)工艺上好(hao)实现(xian),成(cheng)本较(jiao)低,所(suo)以一般设计中都使用通孔。
 
6、在涉及(ji)模拟数字混合系统的(de)时候,有人建议电层分(fen)割(ge),地平面(mian)采取整片敷铜,也(ye)有人建议电地层都分(fen)割(ge),不同的(de)地在电源(yuan)源(yuan)端(duan)点接,但是这样对信号的(de)回(hui)流路径(jing)就(jiu)远了,具体应(ying)用时应(ying)如何选择合适的(de)方法(fa)?
 
答(da):如果你有高频(pin)>20MHz信号线(xian),并且长(zhang)度和数量都比较多(duo),那么需要至少(shao)两(liang)层给这(zhei)个模拟高频(pin)信号。一层信号线(xian),一层大面积地(di)(di),并且信号线(xian)层需要打足够的(de)过孔到地(di)(di)。这(zhei)样的(de)目的(de)是:
 
1、对(dui)于模拟信号,这提供了一(yi)个完整(zheng)的传输介质和阻(zu)抗匹配(pei);
 
2、地(di)平(ping)面把模拟信号和其他数字信号进行隔(ge)离;
 
3、地回(hui)路足够小,因为你(ni)打了很多过(guo)孔,地有是一个大平面。
 
7、在(zai)(zai)电(dian)路板中,信号输(shu)入插件在(zai)(zai)PCB最左(zuo)边沿,MCU在(zai)(zai)靠(kao)右边,那么(me)在(zai)(zai)布(bu)局时是(shi)把稳压电(dian)源(yuan)(yuan)(yuan)芯片放置在(zai)(zai)源(yuan)(yuan)(yuan)靠(kao)近接插件(电(dian)源(yuan)(yuan)(yuan)IC输(shu)出(chu)5V经过一(yi)段(duan)(duan)(duan)比较长的路径才到达MCU),源(yuan)(yuan)(yuan)还是(shi)把电(dian)源(yuan)(yuan)(yuan)IC放置到中间(jian)偏右(电(dian)源(yuan)(yuan)(yuan)IC的输(shu)出(chu)5V的线到达MCU就(jiu)比较短,但输(shu)入电(dian)源(yuan)(yuan)(yuan)段(duan)(duan)(duan)线就(jiu)经过比较长一(yi)段(duan)(duan)(duan)PCB板)?或是(shi)有更好(hao)的布(bu)局?
 
答:首先(xian)你的所谓信号输入插件(jian)是(shi)否(fou)是(shi)模拟(ni)器(qi)件(jian)?如果是(shi)是(shi)模拟(ni)器(qi)件(jian),建议(yi)你的电源布局应(ying)尽量不影响到(dao)模拟(ni)部分的信号完整性.因此(ci)有几点需要考虑:
 
(1)首先你(ni)的(de)稳(wen)压电源芯片是否是比较干净(jing),纹(wen)波小的(de)电源.对模拟部分的(de)供电,对电源的(de)要求比较高;
 
(2)模拟部(bu)分和你的MCU是否是一个(ge)电(dian)源(yuan),在高精度电(dian)路的设(she)计中(zhong),建议把模拟部(bu)分和数字部(bu)分的电(dian)源(yuan)分开;
 
(3)对(dui)(dui)数字部分的供(gong)电需(xu)要考虑到(dao)尽量减小对(dui)(dui)模拟电路部分的影响。
 
8、在高(gao)速信号链(lian)的应用中,对于多ASIC都存在模拟地(di)和数字(zi)地(di),究竟是(shi)采(cai)用地(di)分(fen)割,还是(shi)不分(fen)割地(di)?既有准则是(shi)什(shen)么?哪种效果更好(hao)?
 
答:迄今为止(zhi)没有定论。一般情况下你(ni)可以(yi)查阅芯(xin)(xin)片(pian)的(de)手(shou)册。ADI所有混合芯(xin)(xin)片(pian)的(de)手(shou)册中(zhong)都(dou)是(shi)(shi)推荐(jian)你(ni)一种接地的(de)方案,有些是(shi)(shi)推荐(jian)公地、有些是(shi)(shi)建议隔离地。这取决于芯(xin)(xin)片(pian)设计。
 
9、何(he)(he)时要(yao)考虑(lv)线(xian)(xian)的(de)等长?如(ru)果要(yao)考虑(lv)使(shi)用等长线(xian)(xian)的(de)话,两根信号线(xian)(xian)之(zhi)间的(de)长度(du)之(zhi)差最(zui)大(da)不能(neng)超过(guo)多少(shao)?如(ru)何(he)(he)计算?
 
答:差(cha)(cha)(cha)分线计算(suan)思路:如果你传(chuan)一(yi)个(ge)正弦(xian)信(xin)号,你的长(zhang)(zhang)度差(cha)(cha)(cha)等(deng)于它传(chuan)输波(bo)长(zhang)(zhang)的一(yi)半是(shi),相位差(cha)(cha)(cha)就是(shi)180度,这时两(liang)个(ge)信(xin)号就完全抵消(xiao)了。所以这时的长(zhang)(zhang)度差(cha)(cha)(cha)是(shi)最大值。以此类推(tui),信(xin)号线差(cha)(cha)(cha)值一(yi)定(ding)要小于这个(ge)值。
 
10、高速中(zhong)的蛇形走线,适合在那种情况(kuang)?有(you)什么缺(que)点(dian)没,比如对于差分走线,又(you)要求两组信(xin)号是正交的。
 
答:蛇形走线(xian),因为(wei)应(ying)用场合不同(tong)而(er)具(ju)不同(tong)的(de)作用:
 
(1)如果蛇形走(zou)线(xian)在计算机板中出现,其主要起到一个滤波电(dian)感和(he)阻抗匹配(pei)的作(zuo)用(yong),提高电(dian)路的抗干扰能力(li)。计算机主机板中的蛇形走(zou)线(xian),主要用(yong)在一些时钟(zhong)信(xin)号(hao)中,如PCI-Clk,AGPCIK,IDE,DIMM等信(xin)号(hao)线(xian)。
 
(2)若在一般普通PCB板(ban)中,除了具有滤波(bo)电感的(de)(de)作用(yong)外,还可作为收音机(ji)天线的(de)(de)电感线圈等等。如2.4G的(de)(de)对讲机(ji)中就用(yong)作电感。
 
(3)对一(yi)些信号布线长(zhang)(zhang)度(du)要求必须严格(ge)等(deng)长(zhang)(zhang),高速数字PCB板的(de)等(deng)线长(zhang)(zhang)是为了(le)使(shi)(shi)各信号的(de)延迟(chi)差保持在(zai)一(yi)个范围(wei)内,保证系统在(zai)同一(yi)周期内读取的(de)数据的(de)有效(xiao)性(xing)(延迟(chi)差超过一(yi)个时(shi)钟(zhong)周期时(shi)会错(cuo)读下(xia)一(yi)周期的(de)数据)。如(ru)INTELHUB架(jia)构中的(de)HUBLink,一(yi)共(gong)13根,使(shi)(shi)用(yong)233MHz的(de)频(pin)率,要求必须严格(ge)等(deng)长(zhang)(zhang),以消(xiao)除(chu)时(shi)滞造成(cheng)的(de)隐(yin)患,绕线是惟(wei)一(yi)的(de)解决办(ban)法(fa)。
 
一(yi)般(ban)要(yao)求延迟差不(bu)超过(guo)1/4时(shi)(shi)钟周期,单位(wei)长(zhang)(zhang)度的线(xian)延迟差也(ye)是固定的,延迟跟线(xian)宽、线(xian)长(zhang)(zhang)、铜厚、板层结构有(you)关(guan),但线(xian)过(guo)长(zhang)(zhang)会(hui)增大(da)分布(bu)电(dian)(dian)(dian)容(rong)和分布(bu)电(dian)(dian)(dian)感(gan),使(shi)信(xin)号(hao)(hao)质量有(you)所(suo)下(xia)降(jiang)。所(suo)以(yi)时(shi)(shi)钟IC引脚一(yi)般(ban)都接(jie)端接(jie),但蛇形(xing)走线(xian)并非起电(dian)(dian)(dian)感(gan)的作用。相反地(di),电(dian)(dian)(dian)感(gan)会(hui)使(shi)信(xin)号(hao)(hao)中的上升沿中的高次谐(xie)波相移,造成信(xin)号(hao)(hao)质量恶化,所(suo)以(yi)要(yao)求蛇形(xing)线(xian)间距最少是线(xian)宽的两倍。信(xin)号(hao)(hao)的上升时(shi)(shi)间越(yue)小,就越(yue)易受(shou)分布(bu)电(dian)(dian)(dian)容(rong)和分布(bu)电(dian)(dian)(dian)感(gan)的影响。
 
(4)蛇形走线在某些特(te)殊的(de)(de)电路中起(qi)到一个分布参(can)数的(de)(de)LC滤波器的(de)(de)作用。
 
11、在设计PCB时,如何考虑(lv)电(dian)磁兼容性EMC/EMI,具体需(xu)要考虑(lv)哪些方面?采(cai)取哪些措施?
 
答:EMI/EMC设计必(bi)须一开始布局时就要考虑到器件的位置(zhi),PCB叠层的安排(pai),重要联机的走法,器件的选择等。
 
例如(ru)时(shi)钟产生器的(de)(de)位(wei)置尽(jin)量(liang)不要靠(kao)近对外(wai)的(de)(de)连接器,高速信(xin)号尽(jin)量(liang)走内(nei)层(ceng)并注意特(te)性阻抗匹配与(yu)参考层(ceng)的(de)(de)连续以(yi)减少反(fan)射,器件(jian)所推的(de)(de)信(xin)号之斜率(lv)(lv)(slewrate)尽(jin)量(liang)小(xiao)以(yi)减低(di)高频成分(fen),选择去(qu)耦合(he)(decoupling/bypass)电容时(shi)注意其频率(lv)(lv)响应是否符合(he)需求以(yi)降低(di)电源层(ceng)噪声。
 
另(ling)外,注意高频信号电流之回(hui)流路(lu)径使其回(hui)路(lu)面积尽量小(xiao)(也(ye)就是回(hui)路(lu)阻(zu)抗(kang)loopimpedance尽量小(xiao))以减少(shao)辐射(she)。还(hai)可以用分割地层的(de)方(fang)式以控(kong)制高频噪声(sheng)的(de)范围。
 
最后(hou),适当的选择(ze)PCB与外壳的接地点(dian)(chassisground)。
 
12、请(qing)问射频宽带(dai)电(dian)路PCB的传输线设(she)(she)计有何需要(yao)注意的地方?传输线的地孔如何设(she)(she)置比较合(he)适,阻抗匹配是需要(yao)自己设(she)(she)计还(hai)是要(yao)和PCB加工厂家合(he)作(zuo)?
 
答:这(zhei)个(ge)问题要考(kao)虑很多因素。比如PCB材料(liao)的各种参(can)数(shu)(shu),根(gen)据这(zhei)些参(can)数(shu)(shu)最后建立的传(chuan)输线(xian)模型,器(qi)件的参(can)数(shu)(shu)等。阻(zu)抗匹配(pei)一(yi)般要根(gen)据厂家提供的资料(liao)来设(she)计(ji)。
 
13、在(zai)模(mo)拟电(dian)(dian)路和数(shu)字(zi)电(dian)(dian)路并存的(de)(de)时(shi)候,如一半(ban)是FPGA或(huo)单片机数(shu)字(zi)电(dian)(dian)路部(bu)分,另一半(ban)是DAC和相关放(fang)大器的(de)(de)模(mo)拟电(dian)(dian)路部(bu)分。各种电(dian)(dian)压值(zhi)(zhi)的(de)(de)电(dian)(dian)源较多,遇到(dao)数(shu)模(mo)双(shuang)方电(dian)(dian)路都要用(yong)到(dao)的(de)(de)电(dian)(dian)压值(zhi)(zhi)的(de)(de)电(dian)(dian)源,是否可以用(yong)共同的(de)(de)电(dian)(dian)源,在(zai)布线和磁珠布置上有(you)什么技巧(qiao)?
 
答:一般不建议(yi)这(zhei)样使用(yong),这(zhei)样使用(yong)会比较(jiao)复杂,也很(hen)难(nan)调试。
 
14、在进行高速多层PCB设计时,关于电阻电容等器件的封装的选(xuan)择(ze)的,主要依据是什么?常用那些封装,能否举几(ji)个例子。
 
答:0402是(shi)手(shou)机(ji)常(chang)用;0603是(shi)一般高(gao)速信号(hao)的模块常(chang)用;依据是(shi)封装越小寄生(sheng)参数(shu)越小,当然不同厂(chang)家的相同封装在高(gao)频(pin)性能上有(you)很大(da)差异。建议你在关(guan)键的位置使用高(gao)频(pin)专用元件(jian)。
 
15、一般在设(she)计中双面板(ban)是先(xian)走信号线还是先(xian)走地线?
 
答:这个要综合考虑.在首先(xian)考虑布局的情况下,考虑走线。
 
16、在进行高速多层PCB设计时,最应该注意的(de)问题是什么?能(neng)否做详细(xi)说明问题的(de)解(jie)决方案(an)。
 
答:最应(ying)该(gai)注(zhu)意的是(shi)(shi)你设计,就(jiu)是(shi)(shi)信号线、电源(yuan)线、地(di)、控制线这些你是(shi)(shi)如(ru)何(he)划分在每个层的。一(yi)般的原(yuan)则(ze)是(shi)(shi)模拟(ni)信号和模拟(ni)信号地(di)至少(shao)要保(bao)证单独的一(yi)层。电源(yuan)也建(jian)议用单独一(yi)层。
 
17、请问具体何时(shi)用2层板(ban),4层板(ban),6层板(ban)在技术上有(you)没有(you)严格(ge)的限制(除去体积原因)?是以(yi)CPU的频率为准(zhun)还是其和外部器件(jian)数据(ju)交互的频率为准(zhun)?
 
答:采用多层板首先可(ke)以提(ti)(ti)供完整(zheng)的(de)(de)(de)(de)地(di)平(ping)(ping)面(mian),另外(wai)可(ke)以提(ti)(ti)供更多的(de)(de)(de)(de)信号层,方(fang)便走(zou)线。对于CPU要(yao)(yao)去控制外(wai)部存储器件的(de)(de)(de)(de)应用,应以交互(hu)的(de)(de)(de)(de)频率为考虑,如(ru)果频率较高,完整(zheng)的(de)(de)(de)(de)地(di)平(ping)(ping)面(mian)是一定要(yao)(yao)保证的(de)(de)(de)(de),此外(wai)信号线最好要(yao)(yao)保持等长
 
18、PCB布线对(dui)模拟信号传输的(de)影响(xiang)如(ru)(ru)何(he)分(fen)析,如(ru)(ru)何(he)区分(fen)信号传输过程(cheng)中(zhong)引入(ru)的(de)噪(zao)声是(shi)(shi)布线导致还(hai)是(shi)(shi)运放器件(jian)导致?
 
答:这个很难(nan)区分,只能通过PCB布(bu)线(xian)(xian)来(lai)尽量减低(di)布(bu)线(xian)(xian)引入额(e)外噪声。
 
19、对(dui)高(gao)速多层PCB来说,电源线(xian)、地线(xian)和信号线(xian)的(de)线(xian)宽设(she)置(zhi)为(wei)多少(shao)是合适(shi)的(de),常用设(she)置(zhi)是怎(zen)样的(de),能举例说明吗?例如工(gong)作频率在300Mhz的(de)时(shi)候该怎(zen)么设(she)置(zhi)?
 
答:300MHz的信(xin)号一定要(yao)做阻抗仿真计算出线(xian)宽(kuan)和线(xian)和地的距离(li);电源线(xian)需要(yao)根据电流的大小决定线(xian)宽(kuan)地在混合(he)信(xin)号PCB时候一般(ban)就不用(yong)“线(xian)”了,而是(shi)用(yong)整(zheng)个平(ping)面,这(zhei)样才(cai)能保证回路电阻最小,并且信(xin)号线(xian)下面有(you)一个完整(zheng)的平(ping)面。
 
20、请问怎样的布(bu)局才能达到最(zui)好的散(san)热效果?
 
答:PCB中热量的来源主(zhu)要有三个方面:
 
(1)电子(zi)元器(qi)件的发热;
 
(2)PCB本身(shen)的发热;
 
(3)其它部分传来的(de)热(re)(re)。在这三个(ge)热(re)(re)源中(zhong),元器件的(de)发热(re)(re)量最大(da),是(shi)主(zhu)要热(re)(re)源,其次是(shi)PCB板产生的(de)热(re)(re),外部传入的(de)热(re)(re)量取决于(yu)系(xi)统的(de)总体热(re)(re)设(she)计,暂(zan)时不做考虑。那么热(re)(re)设(she)计的(de)目的(de)是(shi)采取适当的(de)措施(shi)和方法(fa)降(jiang)低元器件的(de)温度和PCB板的(de)温度,使系(xi)统在合适的(de)温度下正常工作(zuo)。主(zhu)要是(shi)通过(guo)减(jian)小发热(re)(re),和加(jia)快(kuai)散热(re)(re)来实现。